

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

## HETERO-EPITAXIAL GROWTH METHOD

Patent Number: JP6177046  
Publication date: 1994-06-24  
Inventor(s): OKUBO SATOSHI; others: 03  
Applicant(s): FUJITSU LTD  
Requested Patent: JP6177046  
Application Number: JP19930083913 19930319  
Priority Number(s):  
IPC Classification: H01L21/205  
EC Classification:  
Equivalents:

### Abstract

PURPOSE: To reduce a surface pit of a compound semiconductor hetero-epitaxial layer, upgrade the evenness of the layer and reduce carrier concentration in terms of a hetero-epitaxial layer growth method for GaAs or the like on a silicon substrate.

CONSTITUTION: A natural oxide film on a silicon substrate is removed and a compound semiconductor low temperature growth layer 2 required to generate a growth core is formed thereon. Then, a first compound semiconductor epitaxial layer 3 is formed at a temperature of 600 deg.C or higher but less than 700 deg.C. A second compound semiconductor epitaxial layer 4, which minimizes the number of pits is formed thereon at a temperature of 700 deg.C or higher where a third compound semiconductor epitaxial layer 5 whose carrier concentration is low, is formed at a temperature lower than 700 deg.C. V/III ratio, annealing temperature, annealing atmosphere and raw material gas of Ga or the like are optimized during the formation of each compound semiconductor epitaxial layer, which makes it possible to reduce the number of pits and enhance the evenness of the surface.

Data supplied from the esp@cenet database - 12

特開平6-177046

(43)公開日 平成6年(1994)6月24日

(51)Int.Cl.<sup>5</sup>  
H 01 L 21/205  
// H 01 L 21/20

識別記号 庁内整理番号  
9171-4M

F I

技術表示箇所

審査請求 未請求 請求項の数22(全 21 頁)

(21)出願番号 特願平5-63913  
(22)出願日 平成5年(1993)3月19日  
(31)優先権主張番号 特願平4-168257  
(32)優先日 平4(1992)6月4日  
(33)優先権主張国 日本 (JP)

(71)出願人 000005223  
富士通株式会社  
神奈川県川崎市中原区上小田中1015番地  
(72)発明者 大久保 晴  
神奈川県川崎市中原区上小田中1015番地  
富士通株式会社内  
(72)発明者 高木 敏光  
神奈川県川崎市中原区上小田中1015番地  
富士通株式会社内  
(72)発明者 高井 一章  
神奈川県川崎市中原区上小田中1015番地  
富士通株式会社内  
(74)代理人 弁理士 柏谷 昭司 (外1名)

最終頁に続く


(54)【発明の名称】 ヘテロエピタキシャル成長方法

## (57)【要約】

【目的】 Si基板の上にGaAs等の化合物半導体ヘテロエピタキシャル層を成長する方法に関し、この化合物半導体エピタキシャル層の表面のピットを低減し、平坦性を改善し、キャリア濃度を低減する。

【構成】 Si基板1の表面の自然酸化膜を除去し、その上に成長核を生成するための化合物半導体低温成長層2を形成し、その上に600°C以上700°C未満の温度で第1の化合物半導体エピタキシャル層3を形成し、その上に700°C以上の温度でピット数が少ない第2の化合物半導体エピタキシャル層4を形成し、その上に700°C未満の温度でキャリア濃度が低い第3の化合物半導体エピタキシャル層5を形成する。また、各化合物半導体エピタキシャル層を形成する際のV/I II比、アニール温度、アニール雰囲気、Gaの原料ガス等を最適化することによってさらにピット数を少なくし、平坦性を改善することができる。

第1実施例によって成長した  
GaAsヘテロエピタキシャル層の構成説明図



## 【特許請求の範囲】

【請求項1】 IV族基板上に化合物半導体エピタキシャル層を形成するヘテロエピタキシャル成長方法において、IV族基板上に化合物半導体低温成長層を形成した後に昇温して第1の化合物半導体エピタキシャル層を形成し、次いでさらに昇温して第2の化合物半導体エピタキシャル層を形成し、次いで降温して第3の化合物半導体エピタキシャル層を形成することを特徴とするヘテロエピタキシャル成長方法。

【請求項2】 第1の化合物半導体エピタキシャル層を、600℃以上700℃未満で形成し、第2の化合物半導体エピタキシャル層を700℃以上で形成し、第3の化合物半導体エピタキシャル層を700℃未満で形成することを特徴とする請求項1に記載されたヘテロエピタキシャル成長方法。

【請求項3】 第1の化合物半導体エピタキシャル層を形成する場合のV/I II比を、第2の化合物半導体エピタキシャル層を形成する場合のV/I II比より低くすることを特徴とする請求項1または請求項2に記載されたヘテロエピタキシャル成長方法。

【請求項4】 第1の化合物半導体エピタキシャル層の成長中のV/I II比および第2の化合物半導体エピタキシャル層を成長する場合のV/I II比を、第3の化合物半導体エピタキシャル層を形成する場合のV/I II比よりも低くすることを特徴とするヘテロエピタキシャル成長方法。

【請求項5】 第1の化合物半導体エピタキシャル層を形成する場合のV/I II比および第2の化合物半導体エピタキシャル層を形成する場合のV/I II比を20以下にすることを特徴とする請求項4に記載されたヘテロエピタキシャル成長方法。

【請求項6】 IV族基板上に化合物半導体エピタキシャル層を形成するヘテロエピタキシャル成長方法において、IV族基板上に化合物半導体低温成長層を形成した後に昇温して第1の化合物半導体エピタキシャル層を形成し、第1の化合物半導体エピタキシャル層を、反応管内圧力7.6Torr、V族原料ガス分圧0.35Torrの点Aと、反応管内圧力7.60Torr、V族原料ガス分圧0.6Torrの点Bと、反応管内圧力7.60Torr、V族原料ガス分圧5.7Torrの点Cと、反応管内圧力7.6Torr、V族原料ガス分圧1.3Torrの点Dとで囲まれる領域の条件でアニールして、第1の化合物半導体エピタキシャル層の結晶性および表面平坦性を改善することを特徴とするヘテロエピタキシャル成長方法。

【請求項7】 化合物半導体エピタキシャル層を成長する工程における反応管内圧力を110Torr以下とすることを特徴とする請求項6に記載されたヘテロエピタキシャル成長方法。

【請求項8】 IV族基板上に化合物半導体エピタキシ

ヤル層を形成するヘテロエピタキシャル成長方法において、IV族基板上に化合物半導体低温成長層を成長し、その上に第1の化合物半導体エピタキシャル層をトリニチルガリウムを原料として化合物半導体低温成長層を成長する場合の温度よりも高温で成長し、その上に第1の化合物半導体エピタキシャル層を成長する場合の温度より高温で第2の化合物半導体エピタキシャル層を成長することを特徴とするヘテロエピタキシャル成長方法。

【請求項9】 化合物半導体低温成長層および第2の化合物半導体エピタキシャル層の成長をトリメチルガリウムを用いて行うことを特徴とする請求項8に記載されたヘテロエピタキシャル成長方法。

【請求項10】 第1の化合物半導体薄エピタキシャル層を成長する場合の温度を490～580℃とすることを特徴とする請求項8または請求項9に記載されたヘテロエピタキシャル成長方法。

【請求項11】 IV族基板上に化合物半導体エピタキシャル層を形成するヘテロエピタキシャル成長方法において、IV族基板上にまず化合物半導体低温成長層を成長し、次に化合物半導体エピタキシャル層を成長した後に化合物半導体エピタキシャル層に研磨を加えて平坦化し、次いで化合物半導体エピタキシャル層を成長する場合の温度よりも高い温度でアニールを行い、その上に、アニール温度よりも低い温度で化合物半導体エピタキシャル層を成長することを特徴とするヘテロエピタキシャル成長方法。

【請求項12】 化合物半導体エピタキシャル層を研磨した後のアニール温度を800℃以上にすることを特徴とする請求項11に記載されたヘテロエピタキシャル成長方法。

【請求項13】 化合物半導体エピタキシャル層を研磨した後のアニールをV族原料ガス雰囲気中で行うこと特徴とする請求項11または請求項12に記載されたヘテロエピタキシャル成長方法。

【請求項14】 (100)から(011)方向へ傾斜したIV族基板上に化合物半導体エピタキシャル層を形成するヘテロエピタキシャル成長方法において、IV族基板の加熱による自然酸化膜の除去をV族原料含有雰囲気中で875℃以下で行い、IV族基板上に化合物半導体低温成長層を形成した後に昇温して化合物半導体エピタキシャル層を形成する工程を有し、さらに化合物半導体エピタキシャル層の成長中、あるいは、成長後のアニールをIV族基板の自然酸化膜を除去する工程以下の温度で行うことを特徴とするヘテロエピタキシャル成長方法。

【請求項15】 IV族基板上に化合物半導体エピタキシャル層を形成するヘテロエピタキシャル成長方法において、化合物半導体エピタキシャル層の成長を開始する前に反応管および反応管内の部品を酸素を含む雰囲気中でアニールすることを特徴とするヘテロエピタキシャル

成長方法。

【請求項16】 IV族基板がSi基板であることを特徴とする請求項1から請求項3まで、請求項6から請求項15までのいずれか1項に記載されたヘテロエピタキシャル成長方法。

【請求項17】 V族原料がV族ハイドライド系であることを特徴とする請求項6、請求項13、請求項14のいずれか1項に記載されたヘテロエピタキシャル成長方法。

【請求項18】 V族原料がV族ハライド系であることを特徴とする請求項6、請求項13および請求項14のいずれか1項に記載されたヘテロエピタキシャル成長方法。

【請求項19】 V族原料が有機物であることを特徴とする請求項6、請求項13および請求項14のいずれか1項に記載されたヘテロエピタキシャル成長方法。

【請求項20】 V族原料が固体砒素蒸気であることを特徴とする請求項6、請求項13および請求項14のいずれか1項に記載されたヘテロエピタキシャル成長方法。

【請求項21】 化合物半導体がGaAs, AlAs, InAs, GaP, AlP, InPおよびこれらの混晶であることを特徴とする請求項1から請求項15までのいずれか1項に記載されたヘテロエピタキシャル成長方法。

【請求項22】 化合物半導体エピタキシャル層の成長法として、MOCVD, MBEまたはこれらの類似の方法を用いることを特徴とする請求項1から請求項15までのいずれか1項に記載されたヘテロエピタキシャル成長方法。

#### 【発明の詳細な説明】

##### 【0001】

【産業上の利用分野】 本発明は、Si基板上にGaAs等の化合物半導体エピタキシャル層を成長する方法に関する。近年、衛星通信、移動通信技術等の高度化が進み、低雑音高周波増幅器としてGaAs等の化合物半導体を用いたHEMT等の半導体装置の需要が高まり、その生産性を向上するため大口径のGaAs基板の開発が要求されている。

【0002】 しかし、GaAs等の化合物半導体は、機械的に脆弱であるため製造工程中に割れやすく、また、大口径の単結晶を製造することが困難である。そこで、機械的に強く、大口径の結晶を製造しやすいSi基板の上に化合物半導体層を成長し、これを化合物半導体基板として用いる方法が開発されている。

##### 【0003】

【従来の技術】 従来から知られているSi基板上にGaAs等の化合物半導体エピタキシャル層を成長する方法においては、Si基板を加熱してSi基板の表面上に形成されている自然酸化膜を除去した後、400~450

℃の低温でアモルファス状の低温成長層（成長核形成層、成長初期層とも称されている）を形成し、625~750℃に昇温して、その温度で化合物半導体エピタキシャル層を成長する二段階成長法（二温度成長法とも称されている）が採用されている。

##### 【0004】

【発明が解決しようとする課題】 しかしながら、上記従来の二段階成長法によると、化合物半導体エピタキシャル層の表面に多数のピットが発生し、かつ、その表面の凹凸が大きいため表面平坦性が悪く、また、高温で成長を行うとピットは低減するが、キャリア濃度が上昇するという問題があった。本発明は、化合物半導体エピタキシャル層の表面のピットを低減し、平坦性を向上し、キャリア濃度を低減する、ヘテロエピタキシャル成長方法を提供することを目的とする。

##### 【0005】

【課題を解決するための手段】 本発明にかかるヘテロエピタキシャル成長方法においては、Si基板等のIV族基板上に化合物半導体エピタキシャル層を形成するヘテロエピタキシャル成長において、このIV族基板上に化合物半導体低温成長層を形成した後に昇温して第1の化合物半導体エピタキシャル層を形成し、次いでさらに昇温して第2の化合物半導体エピタキシャル層を形成し、次いで降温して第3の化合物半導体エピタキシャル層を形成する工程を採用した。

【0006】 この場合、第1の化合物半導体エピタキシャル層を、600℃以上700℃未満で形成し、第2の化合物半導体エピタキシャル層を700℃以上で形成し、第3の化合物半導体エピタキシャル層を700℃未満で形成することができる。

【0007】 またこの場合、第1の化合物半導体エピタキシャル層を形成する場合のV/I II比を、第2の化合物半導体エピタキシャル層を形成する場合のV/I II比より低くすることができる。

【0008】 またこの場合、第1の化合物半導体エピタキシャル層の成長中のV/I II比および第2の化合物半導体エピタキシャル層を成長する場合のV/I II比を、第3の化合物半導体エピタキシャル層を形成する場合のV/I II比よりも低く、例えば20以下にする工程を採用した。

【0009】 また、Si基板等のIV族基板上に化合物半導体エピタキシャル層を形成するヘテロエピタキシャル成長方法において、このIV族基板上に化合物半導体低温成長層を形成した後に昇温して第1の化合物半導体エピタキシャル層を形成し、第1の化合物半導体エピタキシャル層を、反応管内圧力76Torr、V族原料ガス分圧0.35Torrの点Aと、反応管内圧力760Torr、V族原料ガス分圧0.6Torrの点Bと、反応管内圧力760Torr、V族原料ガス分圧5.7Torrの点Cと、反応管内圧力76Torr、V族原

料ガス分圧1.3 Torrの点Dとで囲まれる領域の条件でアニールして、第1の化合物半導体エピタキシャル層の結晶性および表面平坦性を改善する工程を採用した。

【0010】また、Si基板等のIV族基板上に化合物半導体エピタキシャル層を形成するヘテロエピタキシャル成長方法において、このIV族基板上に化合物半導体低温成長層を成長し、その上に第1の化合物半導体エピタキシャル層をトリエチルガリウムを原料として化合物半導体低温成長層を成長する場合の温度よりも高温で成長し、その上に第1の化合物半導体エピタキシャル層を成長する場合の温度より高温で第2の化合物半導体エピタキシャル層を成長する工程を採用した。

【0011】また、Si基板等のIV族基板上に化合物半導体エピタキシャル層を形成するヘテロエピタキシャル成長方法において、このIV族基板上にまず化合物半導体低温成長層を成長し、次に化合物半導体エピタキシャル層を成長した後に化合物半導体エピタキシャル層に研磨を加えて平坦化し、次いで化合物半導体エピタキシャル層を成長する場合の温度よりも高い温度でアニールを行い、その上にアニール温度よりも低い温度で化合物半導体エピタキシャル層を成長する工程を採用した。

【0012】また、(100)から[011]方向へ傾斜したSi基板等のIV族基板上に化合物半導体エピタキシャル層を形成するヘテロエピタキシャル成長方法において、このIV族基板の加熱による自然酸化膜の除去をV族元素含有雰囲気中で875°C以下で行い、このIV族基板上に化合物半導体低温成長層を形成した後に昇温して化合物半導体エピタキシャル層を形成する工程を有し、さらに化合物半導体エピタキシャル層の成長中、あるいは成長後のアニールをSi基板の自然酸化膜を除去する工程以下の温度で行う工程を採用した。

【0013】また、Si基板等のIV族基板上に化合物半導体エピタキシャル層を形成するヘテロエピタキシャル成長方法において、化合物半導体エピタキシャル層の成長を開始する前に反応管および反応管内の部品を酸素を含む雰囲気中でアニールする工程を採用した。

【0014】

【作用】本発明のように、化合物半導体低温成長層の形成後に比較的低温で第1の化合物エピタキシャル層を形成すると、化合物半導体の成長核が集中して塊状に成長する、いわゆるコアレッセンスを抑制することができ、第1の化合物半導体エピタキシャル層の形成温度より高い温度で第2の化合物半導体エピタキシャル層を形成することによりピットを抑制し、平坦性を改善することが可能になる。

【0015】また、第2の化合物半導体エピタキシャル層を高温で形成するとキャリア濃度が上昇するが、その上に温度を下げて第3の化合物半導体エピタキシャル層を形成すると、この層のキャリア濃度を抑制することが

できる。

【0016】また、第1の化合物半導体エピタキシャル層を形成する場合のV/III比を、第2の化合物半導体エピタキシャル層を形成する場合のV/III比より低くすると、その原因は現在のところ解明されていないが、ピット数が減少する。

【0017】また、Si基板等のIV族基板上に化合物半導体低温成長層を形成した後に昇温して第1の化合物半導体エピタキシャル層を形成し、第1の化合物半導体エピタキシャル層を、反応管内圧力76Torr、V族原料ガス分圧0.35Torrの点Aと、反応管内圧力760Torr、V族原料ガス分圧0.6Torrの点Bと、反応管内圧力760Torr、V族原料ガス分圧5.7Torrの点Cと、反応管内圧力76Torr、V族原料ガス分圧1.3Torrの点Dとで囲まれる領域の条件でアニールすると、第1の化合物半導体エピタキシャル層の結晶性および表面平坦性を改善することができる。

【0018】また、Si基板等のIV族基板上に化合物半導体低温成長層を成長し、その上に第1の化合物半導体エピタキシャル層を、トリエチルガリウムを原料として化合物半導体低温成長層を成長する場合の温度よりも高温で成長すると、化合物半導体低温成長層の粗れを低減することができる。

【0019】また、Si基板等のIV族基板上に化合物半導体エピタキシャル層を形成するヘテロエピタキシャル成長方法において、このIV族基板の上にまず化合物低温成長層を成長し、続いて化合物半導体エピタキシャル層を成長した後に化合物半導体エピタキシャル層に研磨を加えて平坦化し、次いで化合物半導体エピタキシャル層を成長する温度よりも高い温度、例えば800°C以上でアニールを行い、その上にアニール温度よりも低い温度で化合物半導体エピタキシャル層を成長するとピット密度を低減することができる。

【0020】また、(100)から[011]方向へ傾斜したSi基板等のIV族基板上に化合物半導体エピタキシャル層を形成するヘテロエピタキシャル成長方法において、このIV族基板の加熱による自然酸化膜の除去をV族元素含有雰囲気中で875°C以下で行い、このIV族基板の上に化合物半導体低温成長層を形成後に昇温して化合物半導体エピタキシャル層形成する工程を有し、さらに化合物半導体結晶エピタキシャル層の成長中、あるいは成長後のアニールを、このIV族基板の自然酸化膜を除去する工程以下の温度で行うと、化合物半導体結晶エピタキシャル層の平坦性と結晶性を改善することができる。

【0021】また、化合物半導体層の成長を開始する前に反応管および反応管内の部品を酸素を含む雰囲気中でアニールすると、GaAs成分がチャンバー内壁に堆積し、成長層上に落下して汚染するのを防ぐことができ

る。

#### [0022]

【実施例】以下、本発明の実施例を説明する。

(第1実施例) 図1は、第1実施例によって成長したGaAsヘテロエピタキシャル層の構成説明図である。この図において、1はSi基板、2は化合物半導体低温成長層、3は第1の化合物半導体エピタキシャル層、4は第2の化合物半導体エピタキシャル層、5は第3の化合物半導体エピタキシャル層である。

[0023] 第1実施例によって形成されたGaAsへテロエピタキシャル層はこの図に示されているように、Si基板1の上に、GaAsからなる化合物半導体低温成長層2が形成され、その上にMOCVD (metal organic chemical vapor deposition) によってGaAsからなる第1の化合物半導体エピタキシャル層3、GaAsからなる第2の化合物半導体エピタキシャル層4、GaAsからなる第3の化合物半導体エピタキシャル層5が形成されている。この図に示されるGaAsヘテロエピタキシャル層は下記の成長方法によって形成される。

[0024] 図2は、第1実施例のGaAsへテロエピタキシャル成長方法の成長温度プロファイルである。この成長温度プロファイルを参照して、この実施例のGaAsへテロエピタキシャル成長方法を説明する。

#### [0025] 第1段階(図2中のイ参照)

Si基板1を還元性雰囲気中で1000°Cで約10分間熱処理して、自然酸化膜を除去する。

#### [0026] 第2段階(図2中のロ参照)

Si基板1の上に、350~500°Cの温度で、5分間MOCVDすることによって成長核を形成する厚さ100ÅのGaAsからなる化合物半導体低温成長層2を成長する。

#### [0027] 第3段階(図2中のハ参照)

その上に、600°C以上700°C未満に昇温して約10分間MOCVDすることによって、厚さ0.5μmのGaAsからなる第1の化合物半導体エピタキシャル層3を成長する。この温度範囲において成長することによって、コアレッセンスを抑制して平坦性を改善することができる。

#### [0028] 第4段階(図2中のニ参照)

その上に、700°C以上に昇温して、約40分間MOCVDすることによって厚さ2.0μmのGaAsからなる第2の化合物半導体エピタキシャル層4を成長する。GaAsからなる第2の化合物半導体エピタキシャル層を700°C以上で形成すると、ピットを低減することができる。

#### [0029] 第5段階(図2中のホ参照)

その上に、700°C未満に降温して、約10分間MOCVDすることによって厚さ0.5μmのGaAsからなる第3の化合物半導体エピタキシャル層5を成長する。

[0030] 図3は、従来と第1実施例の成長方法によるGaAsエピタキシャル層の表面の顕微鏡写真である。

(A)は従来のMOCVDによって成長した場合の、(B)は第1実施例成長方法によって成長した場合の表面を示している。これらの写真は、原子間力顕微鏡(AFM)写真である。図3(A)は従来のMOCVDによって成長したGaAs層の表面を示し、20個のピットが観察される。また、図3(B)は、本発明の成長方法によるGaAs層の表面を示し、僅かに4個のピットが観察されるだけである。

[0031] 図4は、従来と第1実施例の成長方法によるGaAsエピタキシャル層の表面のピット数の比較図である。この図の横軸は、従来の二段階成長法(成長温度650°Cと700°C)と第1実施例による四段階成長法によって成長したGaAsエピタキシャル層を示し、縦軸はそれらの表面のピット数を示している。

[0032] この比較図に示されているように、従来の二段階成長法においては、成長温度が650°Cの場合はピット数が最も多く、成長温度が700°Cの場合は大きく減少し、本発明の四段階成長法によるとピット数が数分の1に減少していることが観察される。

[0033] 図5は、従来と第1実施例の成長方法によるGaAsエピタキシャル層の表面の平坦性の比較図である。この図の横軸は、従来の二段階成長法(成長温度650°Cと700°C)と第1実施例による四段階成長法によって成長したGaAsエピタキシャル層を示し、縦軸はそれらの表面の平坦性を原子間力顕微鏡によって測定した凹凸の標準偏差値(nm)を示している。当然のことながら、標準偏差値が小さいほど表面の凹凸は小さく、平坦性はよいことを示している。

[0034] この比較図に示されているように、従来の二段階成長法においては、成長温度が650°Cの場合は平坦性が悪く、成長温度が700°Cの場合はやや改善され、本発明の四段階成長法によると平坦性が顕著に改善されていることがわかる。

[0035] 図6は、第1実施例の成長方法によるGaAsエピタキシャル層の成長温度とピット数の関係図である。この図の横軸は第3の化合物半導体エピタキシャル層であるGaAsエピタキシャル層の成長温度を示し、縦軸はピット数を示している。この関係図によると、最上層のGaAsエピタキシャル層の成長温度を低くするほどピット数が減少し、特に、700°C未満でピット数が減少することが観察される。

[0036] 上記の実施例においては、GaAsエピタキシャル層を成長する場合について説明したが、例えばGaAs, AlAs, InAs, GaP, AlP, InPおよびこれらの混晶等、他の化合物半導体へテロエピタキシャル層の成長においても上記と同様の効果を奏する。

[0037] (第2実施例) 上記の第1実施例の化合物

半導体のヘテロエピタキシャル成長方法においては、S i 基板1上への、G a A s からなる化合物半導体低温成長層2、G a A s からなる第1の化合物半導体エピタキシャル層3、G a A s からなる第2の化合物半導体エピタキシャル層4、G a A s からなる第3の化合物半導体エピタキシャル層5は、すべて同じV/I II 比で成長した(図1、図2参照)。

【0038】第1実施例のヘテロエピタキシャル成長方法では、第1の化合物半導体エピタキシャル層3は、化合物半導体低温成長層2のコアレッセンスを抑制して表面粗れを低減することを目的として形成されるが、コアレッセンスの抑制が充分でないために表面粗れが残ることが分かった。また、第2の化合物半導体エピタキシャル層4はピットを低減するために成長する層であるが、ピットを大幅に低減するには至っていないことも分かった。

【0039】図7は、第2実施例のG a A s ヘテロエピタキシャル成長方法の成長温度プロファイルである。この成長温度プロファイルを参照して、この実施例のG a A s ヘテロエピタキシャル成長方法を説明する。なお、S i 基板1、G a A s からなる化合物半導体低温成長層2、G a A s からなる第1の化合物半導体エピタキシャル層3、G a A s からなる第2の化合物半導体エピタキシャル層4、G a A s からなる第3の化合物半導体エピタキシャル層5は図1を参照する。

【0040】第1段階(図7中のイ参照)

S i 基板1を還元性雰囲気中で1000°Cで約10分間加熱して表面に形成されている自然酸化膜を除去する。

【0041】第2段階(図7中のロ参照)

次いで、S i 基板の温度を350~500°Cに降温し、約5分間MOCVDすることによって成長核を形成する厚さ100ÅのG a A s からなる化合物半導体低温成長層2を成長する。

【0042】第3段階(図7中のハ参照)

次いで、基板温度を600°C以上700°C未満に昇温し、V/I II 比を1.3にして、約10分間MOCVDすることによって厚さ0.5μmのG a A s からなる第1の化合物半導体エピタキシャル層3を成長する。

【0043】第4段階(図7中のニ参照)

次いで、S i 基板温度を700°C以上に昇温してV/I II 比を1.3に維持して約40分間MOCVDすることによって厚さ2.0μmの第2のG a A s からなる第2の化合物半導体エピタキシャル層4を成長する。

【0044】第5段階(図7中のホ参照)

最後にS i 基板温度を700°C未満に降温し、V/I II 比を2.7にして約10分間MOCVDすることによって、第3のG a A s からなる化合物半導体エピタキシャル層5を成長する。

【0045】図8は、従来と第2実施例の成長方法によるG a A s エピタキシャル層の状態の比較図で、(A)

は表面凹凸標準偏差、(B)はピット密度を示している。この図に示されているように、この実施例のヘテロエピタキシャル成長方法によると、G a A s からなる第1の化合物半導体エピタキシャル層を成長する際のV/I II 比を低くすることによって、G a A s からなる化合物半導体低温成長層2のコアレッセンスが有効に抑制されて、表面凹凸標準偏差は従来の二段階成長法に比較して、3.1nmから2.7nmに低減している。また、G a A s からなる第2の化合物半導体エピタキシャル層4を成長する際のX/I II 比を低くすることによって、ピット密度は、従来の二段階成長法に比較して5×10<sup>5</sup>cm<sup>-2</sup>から3×10<sup>5</sup>cm<sup>-2</sup>に低減している。

【0046】この実施例の化合物半導体ヘテロエピタキシャル成長方法においては、S i 基板上に化合物半導体低温成長層を形成し、その上に第1の化合物半導体エピタキシャル層を成長する際のV/I II 比および第2の化合物半導体エピタキシャル層を成長する際のV/I II 比を、第3の化合物半導体エピタキシャル層を成長中する際のV/I II 比よりも低い値、特に2.0以下にすることによって、表面粗れとピット密度を低減する効果を有している。

【0047】(第3実施例)この実施例の化合物半導体ヘテロエピタキシャル成長方法は、S i 基板上に化合物半導体成長初期層を成長し、その上に成長した第1の化合物半導体エピタキシャル層を種々の条件によってアニールすることによって半導素あるいは集積回路を形成する最上層の化合物半導体エピタキシャル層の表面を平坦化する条件を見出したものである。

【0048】S i 基板上に化合物半導体成長初期層を堆積した後、化合物半導体エピタキシャル層を成長する際、或る範囲の反応管内圧力とV族原料ガス分圧の雰囲気中でその成長温度まで昇温すると、化合物半導体成長初期層の表面平坦性が改善されることは既に知られている。この実施例の化合物半導体ヘテロエピタキシャル成長方法においては、S i 基板上に化合物半導体成長初期層を成長し、その上に成長した化合物半導体エピタキシャル層を所定の範囲の反応管内圧力とV族原料ガス分圧の雰囲気中でアニールすることによって、さらにその上に成長する化合物半導体エピタキシャル層の表面を平坦化することを特徴とする。

【0049】発明者らは、種々の実験によって、この化合物半導体成長初期層を成長した後にS i 基板を昇温する際の平坦性を改善する雰囲気の条件が、化合物半導体成長初期層の上に成長した化合物半導体エピタキシャル層をアニールする際にも有効であることを発見した。

【0050】図9は、第3実施例の化合物半導体ヘテロエピタキシャル成長方法のアニール条件の説明図である。この図の横軸はV族原料ガス分圧、縦軸は反応管内圧力を示している。この図の、反応管内圧力7.6Torr、V族原料ガス分圧0.35Torrの点Aと、反応

11

管内圧力 760 Torr、V族原料ガス分圧 0.6 Torr の点Bと、反応管内圧力 760 Torr、V族原料ガス分圧 5.7 Torr の点Cと、反応管内圧力 76 Torr、V族原料ガス分圧 1.3 Torr の点Dなどで囲まれる領域の条件下で Si 基板上に成長した化合物半導体成長初期層の上に成長した化合物半導体エピタキシャル層をアニールすると、さらにその上に形成する化合物半導体エピタキシャル層の表面平坦性が大きく改善され、半導体素子や集積回路を形成するのに適した化合物半導体エピタキシャル層が得られる。

【0051】ここで、この実施例の化合物半導体ヘテロエピタキシャル成長方法において、MOCVDによって Si 基板の上に GaAs をエピタキシャル成長する実験例を説明する。

#### 【0052】【第1の実験】

##### 第1段階

反応管中に H<sub>2</sub> を 12 s l m、AsH<sub>3</sub> を 34 s c cm 導入し、反応管内圧力を 76 Torr とし、Si 基板を 1000°C で 10 分間加熱して自然酸化膜を除去した。以後の工程において、H<sub>2</sub> の流量は変わらない。反応管内圧力もアニール工程以外では変わらない。また、GaAs を成長する工程以外は反応管の内部に付着した GaAs が分解するのを防ぐために AsH<sub>3</sub> を 34 s c cm 導入した。

##### 【0053】第2段階

Si 基板の温度を 400°C 程度に降温し、AsH<sub>3</sub> を 266 s c cm、トリメチルガリウム (trimethyl gallium TMG) を 18 s c cm 導入して GaAs 低温成長層を 10 nm 程度堆積させた。

##### 【0054】第3段階

次に、Si 基板を昇温し、この上に 650°C で AsH<sub>3</sub> を 67 s c cm、TMG を 2.5 s c cm 導入して厚さ 0.5 μm の第1の GaAs エピタキシャル層を成長した。

##### 【0055】第4段階

第1の GaAs エピタキシャル層の成長を中断し、Si 基板を 900°C まで昇温し 15 分間アニールを行った。この際、反応管内圧力を 76 Torr とし、AsH<sub>3</sub> 分圧を 0.1 ~ 1.6 Torr の範囲で変化した。この反応管内圧力と AsH<sub>3</sub> 分圧の範囲は、図 9 において直線 A-D で示されている。

##### 【0056】第5段階

このあと、Si 基板を再び降温し、650°C で AsH<sub>3</sub> を 67 s c cm、TMG を 2.5 s c cm 導入して厚さ 2.5 μm の上層の第2の GaAs エピタキシャル層を成長した。

【0057】図 10 は、アルシン分圧と GaAs エピタキシャル層の表面平坦性の関係図 (1) である。この図の横軸はアルシン分圧、縦軸は第2の GaAs エピタキシャル層の表面凹凸標準偏差を示している。そしてこの

12

表面凹凸標準偏差は、GaAs エピタキシャル層の表面を原子間力顕微鏡で観察して定量化しており、この数値が小さいほど表面は平坦である。

【0058】Si 基板上に成長した GaAs 低温成長層の上に成長した第1の GaAs エピタキシャル層をアニールしなかった場合の、最上層の第2の GaAs エピタキシャル層を観察すると、この図に示されているように、RMS は 4.0 nm であった。RMS が 4.0 nm 以下となり、アニールによる表面平坦性の改善がみられるのは、AsH<sub>3</sub> 分圧が 0.35 ~ 1.3 Torr の条件であることがわかる。

#### 【0059】【第2の実験】

##### 第1段階

反応管中に H<sub>2</sub> を 12 s l m、AsH<sub>3</sub> を 34 s c cm 導入し、反応管内圧力を 76 Torr とし、Si 基板を 1000°C で 10 分間加熱して自然酸化膜を除去した。以後の工程において、H<sub>2</sub> の流量は変わらない。反応管内圧力もアニール工程以外では変わらない。また、GaAs を成長する工程以外は反応管の内部に付着した GaAs が分解するのを防ぐために AsH<sub>3</sub> を 34 s c cm 導入した。

##### 【0060】第2段階

Si 基板の温度を 400°C 程度に降温し、AsH<sub>3</sub> を 266 s c cm、TMG を 18 s c cm 導入して GaAs 低温成長層を 10 nm 程度堆積させた。

##### 【0061】第3段階

次に、Si 基板を昇温し、この上に 650°C で AsH<sub>3</sub> を 67 s c cm、TMG を 2.5 s c cm 導入して厚さ 0.5 μm の第1の GaAs エピタキシャル層を成長した。

##### 【0062】第4段階

第1の GaAs エピタキシャル層の成長を中断し、Si 基板を 900°C まで昇温し 15 分間アニールを行った。この際、反応管内圧力を 760 Torr とし、AsH<sub>3</sub> 分圧を 0 ~ 10 Torr の範囲で変化した。この反応管内圧力と AsH<sub>3</sub> 分圧の範囲は、図 9 において直線 B-C で示されている。

##### 【0063】第5段階

このあと、Si 基板を再び降温し、650°C で AsH<sub>3</sub> を 67 s c cm、TMG を 2.5 s c cm 導入して厚さ 2.5 μm の上層の第2の GaAs エピタキシャル層を成長した。

【0064】図 11 は、アルシン分圧と GaAs エピタキシャル層の表面平坦性の関係図 (2) である。この図の横軸はアルシン分圧、縦軸は GaAs エピタキシャル層の表面凹凸標準偏差を示している。RMS が 4.0 nm 以下となり、アニールによる表面平坦化の改善がみられるのは、AsH<sub>3</sub> 分圧が 0.6 ~ 5.7 Torr の条件であることがわかる。

#### 【0065】【第3の実験】

50

## 第1段階

反応管中に  $H_2$  を 12 s l m,  $AsH_3$  を 34 s c c m 導入し、反応管内圧力を 7 6 T o r r とし、 $Si$  基板を 1 0 0 0 °C で 10 分間加熱して自然酸化膜を除去した。以後の工程において、 $H_2$  の流量は変わらない。反応管内圧力もアニール工程以外では変わらない。また、 $GaAs$  を成長する工程以外は反応管の内部に付着した  $GaAs$  が分解するのを防ぐために  $AsH_3$  を 34 s c c m 導入した。

## 【0066】第2段階

$Si$  基板の温度を 4 0 0 °C 程度に降温し、 $AsH_3$  を 2 6 6 s c c m, TMG を 1 8 s c c m 導入して  $GaAs$  低温成長層を 1 0 n m 程度堆積させた。

## 【0067】第3段階

次に、 $Si$  基板を昇温し、この上に 6 5 0 °C で  $AsH_3$  を 6 7 s c c m, TMG を 2. 5 s c c m 導入して厚さ 0. 5 μm の第1の  $GaAs$  エピタキシャル層を成長した。

## 【0068】第4段階

第1の  $GaAs$  エピタキシャル層の成長を中断し、 $Si$  基板を 9 0 0 °C まで昇温し 15 分間アニールを行った。この際、 $AsH_3$  流量を 3 4 s c c m とし、反応管内圧力を 5 0 ~ 7 6 0 T o r r の範囲で変化した。このとき、 $AsH_3$  分圧は 0. 1 4 ~ 2. 1 T o r r の範囲であった。

## 【0069】第5段階

このあと、 $Si$  基板を再び降温し、6 5 0 °C で  $AsH_3$  を 6 7 s c c m, TMG を 2. 5 s c c m 導入して厚さ 2. 5 μm の上層の第2の  $GaAs$  エピタキシャル層を成長した。

【0070】図12は、反応管内圧力と  $GaAs$  エピタキシャル層の表面平坦性の関係図である。この図の横軸は反応管内圧力、縦軸は  $GaAs$  エピタキシャル層の表面凹凸標準偏差を示している。RMSが4. 0 n m 以下となり、アニールによる表面平坦化の改善がみられるのは、反応管内圧力が 2 2 0 T o r r 以上の条件、 $AsH_3$  分圧が 0. 6 2 以上の条件であることがわかる。これは図9の領域 A B C D に含まれる。

【0071】上記の実施例においては、 $GaAs$  低温成長層、第1の  $GaAs$  エピタキシャル層、上層の第2の  $GaAs$  エピタキシャル層を成長する際の管内圧力を 7 6 T o r r としたが、1 1 0 T o r r 以下であれば上記と同様の平坦な表面を有する上層の第2の  $GaAs$  エピタキシャル層を得ることができた。この実施例においては、化合物半導体として  $GaAs$ ,  $AlAs$ ,  $InAs$ ,  $GaP$ ,  $AlP$ ,  $InP$  またはこれらの混晶を用いることができる。

【0072】(第4実施例) 前記のように従来から、 $Si$  基板の上に 4 0 0 ~ 5 0 0 °C 程度の低温で化合物半導体低温成長層を成長し、その上に 6 0 0 ~ 7 5 0 °C 程度

の高温で所望の化合物半導体エピタキシャル層を成長する2段階成長法、または、この化合物半導体低温成長層の上にそれよりやや高い温度でバッファーとなる化合物半導体層を成長し、その上にさらに高い温度で所望の化合物半導体エピタキシャル層を成長する3段階成長法が知られている。

【0073】ところが、前記の2段階成長法においては、化合物半導体低温成長層を成長した後に所望の化合物半導体エピタキシャル成長層の成長温度まで昇温する際、化合物半導体低温成長層の表面が荒れ、その上に成長するエピタキシャル成長層の表面の平坦性が悪くなるという問題があった。

【0074】このように低温成長層の表面が荒れる前に、通常の所望のエピタキシャル成長層の成長温度よりも低温でバッファー層を成長する3段階成長法を用いることによってある程度の改善がみられる。しかし、この際、 $Ga$  原料としてトリメチルガリウム (TMG) を用いると、TMGの分解温度が高いため、化合物半導体低温成長層の上に成長するバッファー層の成長温度を充分に低温化することができない。

【0075】この実施例のヘテロエピタキシャル成長方法は、 $Ga$  の原料として、前記のトリメチルガリウム (TMG) より分解温度が低く、低温で成長することができるトリエチルガリウム (TEG) を用いて化合物半導体低温成長層の上に化合物半導体のバッファー層を成長する点を特徴とする。

【0076】 $Ga$  原料として TMG を用いる場合より低温でバッファー層を成長することにより、化合物半導体低温成長層を成長した後に目的とする化合物半導体エピタキシャル成長層を成長する温度まで昇温する際に生じていた低温成長層の表面の荒れを防ぐことができ、この上に成長する目的とする化合物半導体エピタキシャル層の表面の平坦性を改善することができる。また、バッファー層を成長する際の  $Ga$  の原料として成長速度の遅いトリエチルガリウム (TEG) を用い、化合物半導体低温成長層や目的とする化合物半導体エピタキシャル層等の他の層を成長する際には、成長速度の速いトリメチルガリウム (TMG) を用いることによって工程全体が長時間化するのを防ぐことができる。

【0077】この実施例においては、MOCVD によって  $Si$  基板上に  $GaAs$  エピタキシャル層を成長する工程を説明する。

## 【0078】第1段階

反応管中に  $H_2$  を 12 s l m,  $AsH_3$  を 34 s c c m の流量で導入し、反応管内圧力を 7 6 T o r r とし、 $Si$  基板を 1 0 0 0 °C に加熱して 10 分間維持して自然酸化膜を除去する。以後の工程において、 $H_2$  の流量は変わらず、反応管内圧力はアニール工程以外では変わらない。また、成長以外のときは反応管の内部に付着した  $GaAs$  が分解するのを防ぐため、 $AsH_3$  を 34 s c c

m導入する。

【0079】第2段階

Si基板の温度を400°C程度に降温し、AsH<sub>3</sub>を2.66 sccm、TMGを1.8 sccm導入してGaAs低温成長層を10 nm程度成長する。

【0080】第3段階

次に、Si基板を昇温し、次の条件でバッファー層を成長する。

AsH <sub>3</sub> 流量	6.7 sccm
TMG流量	2.5 sccm
TEG流量	2.6 sccm
バッファー層の成長温度(°C) およびGa原料	
450°C	TEG
500°C	TEG
520°C	TEG
550°C	TMG, TEG
570°C	TMG, TEG
600°C	TMG
650°C	TMG, TEG
膜圧	5000 A

【0081】第4段階

Si基板の温度を650°Cに昇温し、反応管内にAsH<sub>3</sub>を6.7 sccm、TMGを2.5 sccmの流量で導入して厚さ2.5 μmのGaAsエピタキシャル層を成長する。

【0082】図13は、第4実施例のGaAsエピタキシャル層の平坦性とバッファー層成長温度関係図で、(A)はピット密度、(B)は平坦性を示している。この図13(A), (B)にみられるように、Ga原料としてTMGを用いた場合は、570°C以下でバッファー層を成長すると、急激に低温成長層表面のピット密度と平坦性の劣化する。しかし、Ga原料としてTEGを用いた場合は、570°C以下でバッファー層を成長しても500°C程度まではバッファー層の表面のピット密度と平坦性の劣化は生じない。

【0083】このように、GaAs低温成長層の表面荒れを抑制することによってより表面が平坦なGaAsエピタキシャル層が得られた。これらの実験結果から、成長温度は490°Cから580°C程度が適当であることがわかる。この実施例における化合物半導体は、GaAs, AlAs, InAs, GaP, AlP, InPおよびこれらの混晶等とすることができる。

【0084】(第5実施例) 従来から、Si基板等のIV族基板上にGaAs等の化合物半導体エピタキシャル層を形成する場合、IV族基板上にまず化合物半導体低温成長層を成長し、続いて成長した化合物半導体エピタキシャル層の表面の凹凸を研磨して平坦化した後に化合物半導体エピタキシャル層を成長して、この化合物半導体エピタキシャル層の表面を平坦化することが試みられていた。ところが、この方法によって表面の凹凸の少な

い化合物半導体エピタキシャル層を得ることができるが、この化合物半導体エピタキシャル層の表面上にピットが多く発生するという問題が生じる。これはピットの発生原因である積層欠陥を、研磨によって無くすることができないためである。

【0085】この実施例のヘテロエピタキシャル成長方法は、Si基板等のIV族基板の上に化合物半導体低温成長層を成長し、続いて成長した化合物半導体エピタキシャル層の表面の凹凸を研磨して平坦化した後に、後に

10 成長する化合物半導体エピタキシャル層を成長する温度よりも高い温度でアニールして積層欠陥を低減し、それによって化合物半導体エピタキシャル層の表面のピットを低減し、結晶性を改善することを特徴とする。この実施例のヘテロエピタキシャル成長方法によって、Si基板の上にGaAs層を成長する工程を説明する。

【0086】図14は、第5実施例のヘテロエピタキシャル成長方法の工程説明図で、(A)～(C)は各工程を示している。この図において、11はSi基板、12はGaAs低温成長層、13はGaAsエピタキシャル層、14もGaAsエピタキシャル層である。この工程説明図によってこの実施例のヘテロエピタキシャル成長方法を説明する。

【0087】第1段階(図14 (A) 参照)

Si基板11の上にMOCVD等の成長方法によって、厚さ100 ÅのGaAs低温成長層12を成長し、続いて厚さ3 μmのGaAsエピタキシャル層13を成長する。

【0088】第2段階(図14 (B) 参照)

30 GaAsエピタキシャル層13の凹凸を有する表面を約1 μm研磨して厚さ2 μmの平坦なGaAsエピタキシャル層13を残す。

【0089】第3段階(図14 (C) 参照)

平坦化したGaAsエピタキシャル層13の上に、650°Cで再度GaAsを成長してGaAsエピタキシャル層14を形成する。

【0090】図15は、第5実施例のヘテロエピタキシャル成長方法によって成長したGaAs層表面の原子間力顕微鏡写真であり、(A)は従来の成長方法で成長した場合、(B)はこの実施例の成長方法で成長した場合を示している。図15(A)は、Si基板11の上にMOCVD等の成長方法によって、厚さ100 ÅのGaAs低温成長層12を成長し、続いて厚さ3 μmのGaAsエピタキシャル層13を成長し、その表面を約1 μm研磨して平坦化した後に650°CでGaAsエピタキシャル層を成長した場合の表面を示しているが、表面上には多くのピットが存在していることがわかる。

【0091】図15(B)は、Si基板11の上にMOCVD等の成長方法によって、厚さ100 ÅのGaAs低温成長層12を成長し、続いて厚さ3 μmのGaAsエピタキシャル層13を成長し、その表面を約1 μm研

磨して平坦化した後に650°Cでアニールを施し、その後に650°CでGaAsエピタキシャル層を成長した場合の表面を示しているが、アニールを加えることによってピットが消失していることがわかる。

【0092】また、この実施例のヘテロエピタキシャル成長方法によるGaAs層のX線回折半値幅は170secであり、従来法(X線回折半値幅220sec)に比べて結晶性が向上していることがわかった。この実施例のヘテロエピタキシャル成長方法によると、前記のGaAsの他に化合物半導体一般についても同様の効果を生じることがわかった。また、このGaAsエピタキシャル層13を研磨した後のアニール温度は、800°C以上であると上記と同様の効果を生じることがわかった。また、化合物半導体エピタキシャル層13を研磨した後のアニールを、V族原料ガス雰囲気中で行うと、蒸気圧の高いV族元素の蒸発を防ぐことができる。上記V族原料ガスとしては、V族のハイドライド系ガス、ハライド系ガスを用いることができ、また、有機物や固体砒素蒸気を用いることができる。

【0093】(第6実施例) 従来、Si基板上にMOCVDによってGaAs等の化合物半導体エピタキシャル層を成長する場合、(100)-[011]2°off

Si基板を用いて二段成長法によって成長していた。

【0094】図16は、従来のアニール工程を有するGaAsヘテロエピタキシャル成長方法の成長温度プロファイル(1)である。この方法においては、Si基板をAsH<sub>3</sub>雰囲気中で通常1000°C程度で10分間ブリーバークし(イ)、400°Cで厚さ100Åの成長核を形成するためのGaAs低温成長層を成長し(ロ)、最後に650°Cで厚さ3.0μmの単結晶のGaAsエピタキシャル層を成長している(ハ)が、この成長方法で、Si基板上のGaAs低温成長層の上に成長したGaAsエピタキシャル層は、Si基板における[011]方向にストライプエッチした場合に逆メサになり、[01-1]方向にストライプエッチした場合に順メサになる位相を持っている。なお、上記の[01-1]の[-1]は通常は[1]の上にバーを付して表記する結晶方位を示している。

【0095】また、Si基板をNH<sub>4</sub>OH/H<sub>2</sub>O<sub>2</sub>溶液で前処理した後、Si基板のブリーバークを875°C以下のAsH<sub>3</sub>雰囲気で行うことによって、Si基板における[01-1]方向にストライプエッチした場合に逆メサに、[011]方向にストライプエッチした場合に順メサになる位相をもつ単結晶のGaAsエピタキシャル層が得られる。そして、この結晶は、前記の通常のGaAs結晶に比較して結晶性や表面平坦性が良いことがわかっている。

【0096】この結晶方位の変化は、Si基板のブリーバーク温度が1000°Cの場合は、Si-Asの強いジンクブレンド結合ができるのに対して、875°C以下の場

合にはSi-Asの結合は無く、成長核形成時に第1層目がGa原子層に置き換えられることに起因と考えられる。

【0097】また、875°C以下でブリーバークした方が、GaAsの結晶性や表面平坦性において優れている原因是、Si-Ga結合が弱いボンドである上、第2層目のAs層との化学的ボンドが無いため、Si/GaAsの格子不整合が緩和されることにあると考えられる。また、一般に、GaAs結晶成長中、あるいは成長後に

10 アニール工程を導入すると、GaAs結晶中の欠陥を抑制でき、表面平坦性を改善できることがわかっている。

【0098】図17は、従来のアニール工程を有するGaAsヘテロエピタキシャル成長方法の成長温度プロファイル(2)である。この方法においては、Si基板をAsH<sub>3</sub>雰囲気中で1000°Cで10分間ブリーバークし(イ)、400°Cで厚さ100Åの成長核を形成するためのGaAs低温成長層を成長し(ロ)、500°Cで厚さ1.5μmの単結晶のGaAsエピタキシャル層を成長し(ハ)、900°C、10分間のアニールを行い(ニ)、再び、500°Cで厚さ1.5μmの単結晶のGaAsエピタキシャル層を成長している。この単結晶GaAs層を成長する途中のアニールによって、欠陥を抑制し、表面の平坦性を改善することができる。

【0099】図18は、従来のアニール工程を有するGaAsヘテロエピタキシャル成長方法の成長温度プロファイル(3)である。この方法においては、Si基板をAsH<sub>3</sub>雰囲気中で1000°Cで10分間ブリーバークし(イ)、400°Cで厚さ100Åの成長核を形成するためのGaAs低温成長層を成長し(ロ)、500°Cで厚さ1.5μmの単結晶GaAsエピタキシャル層を成長し(ハ)、900°Cのアニールを3回繰り返すサーマルサイクルアニールを行い(ニ)、再び、500°Cで厚さ1.5μmの単結晶のGaAsエピタキシャル層を成長している。この単結晶のGaAsエピタキシャル層を成長する途中のアニールによって、欠陥を抑制し、表面の平坦性をさらに改善することができる。

【0100】ところが、Si基板をNH<sub>4</sub>OH/H<sub>2</sub>O<sub>2</sub>溶液で前処理した後、Si基板のブリーバークを875°C以下のAsH<sub>3</sub>雰囲気中で行った場合、前記の従来の技術と同様の温度でアニールやサーマルサイクルアニールを行うと、GaAs結晶が多結晶化し、Si基板上に平坦性や結晶性のよいGaAs単結晶層を得ることができず、この単結晶層の上に半導体素子を形成する上で障害となる。この原因は、875°C以上でアニールを行うと極く初期に形成されるSi-Gaのボンドが切れ、Si-Asの強いジンクブレンド構造が形成されることに起因するものと考えられる。

【0101】この実施例は、(100)から[011]方向に傾斜させたSi基板上における化合物半導体エピタキシャル層の成長において、Si基板の加熱による酸

化膜除去をV族元素ガス雰囲気中で875°C以下で行う工程を有し、さらに化合物半導体エピタキシャル層を成長する途中、あるいは成長後のアニールを、Si基板の自然酸化膜を除去する工程の温度以下で行い、Si基板上に、従来技術によって形成したものに比較して平坦性や結晶性が著しく改善されたGaAs層を得ることを特徴とする。

【0102】以下、Si基板上に化合物半導体層を成長する従来の方法とこの実施例の方法を対比して説明する。

①【従来のSi基板上への化合物半導体層の成長方法】  
I

プリベーク工程（成長温度プロファイルは図16参照）  
(100) - [011] 2° off Si基板を用い、

管内圧力 76 Torr

温度 1000°C、10分間

H<sub>2</sub> 12 s 1 m

AsH<sub>3</sub> 0.05 s 1 m

【0103】成長核形成層形成工程

管内圧力 76 Torr

温度 400°C

H<sub>2</sub> 12 s 1 m

TMG (15°C) H<sub>2</sub> バーリングガス 100  
sccm

AsH<sub>3</sub> 0.40 s 1 m

成長レート 25 Å/分

膜厚 100 Å

【0104】GaAs単結晶層形成工程

管内圧力 76 Torr

温度 650°C

H<sub>2</sub> 12 s 1 m

TMG (15°C) H<sub>2</sub> バーリングガス 14 s  
ccm

AsH<sub>3</sub> 0.10 s 1 m

成長レート 710 Å/分

膜厚 3.0 μm

【0105】②【従来のSi基板上への化合物半導体層の成長方法】II

NH<sub>4</sub>OH/H<sub>2</sub>O<sub>2</sub> ウェット処理を施したSi基板を用いて、プリベーク工程を875°C、60分間、0.05 s 1 mの条件で行う。これにより、GaAs on SiのGaAs結晶の位相が【従来のSi基板上への化合物半導体層の成長方法】Iのものと比べて90°ずれる。

\* 【0106】③【従来のSi基板上への化合物半導体層の成長方法】III

上記の【従来のSi基板上への化合物半導体層の成長方法】Iの工程において、GaAs層を1.5 μm成長した後、900°Cのアニールを20分間行い、再びGaAs層を1.5 μm成長する（成長温度プロファイルは図17参照）。

【0107】④【従来のSi基板上への化合物半導体層の成長方法】IV

10 上記の【従来のSi基板上への化合物半導体層の成長方法】Iの工程において、GaAs層を1.5 μm成長した後、サーマルサイクルアニールを300-900°C×3回行い、再びGaAs層を1.5 μm成長する。（成長温度プロファイルは図18参照）

【0108】⑤【従来のSi基板上への化合物半導体層の成長方法】V

上記の【従来のSi基板上への化合物半導体層の成長方法】IIにおいて、GaAs層を1.5 μm成長した後、アニールを900°C 20分間行い、再びGaAs層

20 を1.5 μm成長する。

【0109】⑥【従来のSi基板上への化合物半導体層の成長方法】VI

上記の【従来のSi基板上への化合物半導体層の成長方法】IIの工程において、GaAs層を1.5 μm成長した後、300-900°Cの温度を3回かけるサーマルサイクルアニールを行い、再びGaAs層を1.5 μm成長させる。

【0110】⑦【この実施例のSi基板上への化合物半導体層の成長方法】I

30 上記の【従来のSi基板上への化合物半導体層の成長方法】Vにおいて、アニール温度を875°Cにする。

【0111】⑧【この実施例のSi基板上への化合物半導体層の成長方法】II

上記の【従来のSi基板上への化合物半導体層の成長方法】VIにおいて、サーマルサイクルアニールの上限温度を875°Cにする。

【0112】上記の従来による成長法とこの実施例による成長法によって形成されたSi基板の上に形成されたGaAsエピタキシャル層の表面をAFM（原子間力顕微鏡）によって観察することによって得られた表面荒れの標準偏差とX線二結晶回折(400)ピーク半値幅を以下に示す。

【0113】

\*

表面荒れの標準偏差 σ (nm)

従来① ② ③ ④ ⑤ ⑥

3.90~4.10 3.30~3.50 3.40~3.60 3.20~3.40 10以上 10以上

本発明⑦ ⑧

2.50~2.70 2.30~2.50

## X線二結晶回折(400)ピーカ半値幅(°)

従来①	②	③	④	⑤	⑥
240 ~ 250	220 ~ 230	200 ~ 220	180 ~ 190	300以上	300以上
本発明⑦	⑧				
180 ~ 200	160 ~ 180				

【0115】以上の結果から、この実施例のヘテロエピタキシャル成長方法によりSi基板の上に形成したGaAs層の結晶性と平坦性がかなり改善されていることがわかる。これにより、Si基板の上に形成したGaAs層に形成されたHEMT, MESFETなどの諸特性や歩留りが向上する。

【0116】なお、この実施例のヘテロエピタキシャル成長方法において、Si基板を加熱して自然酸化膜をV族元素含有雰囲気中で875°C以下の温度で行う理由は、実験的に875°C以下のプリヒート温度によって初めて良質な結晶のシングルドメイン化ができるこに由来する。また、GaAs単結晶層のアニール温度をこのプリヒート温度をより高くするとシングルドメインの状態が崩れ、GaAs単結晶層が白濁してしまうことも実験的にわかっている。

【0117】また、Si基板の前処理をHFで行ってもプリヒート温度を低温化することは可能であるが、SIMSデータによると、HF処理をしたSi基板の上に形成したGaAs層は欠陥が多く不安定な状態であった。これに比較して、この実施例のようにアンモニア・過酸化水素水によって処理した場合は長時間安定であった。この実施例においては、MOCVD、MBE法、またはこれらと類似の結晶成長法を採用することができる。

【0118】また、V族原料ガスとしてハイドライド系、ハライド系、有機物、および固体砒素蒸気を用いることができる。また、この実施例のヘテロエピタキシャル成長方法を、GaAs, AlAs, InAs, GaP, AlP, InP等のIII-V族化合物半導体、あるいはこれらの混晶に適用することができる。

【0119】(第7実施例)この実施例は、Si基板の上に成長したGaAs等の化合物半導体エピタキシャル層の汚染を低減し、このGaAsエピタキシャル成長層に形成する半導体素子の特性を向上する点を特徴とする。

【0120】図15は、化合物半導体層のMOCVD成長装置の構成説明図である。この図において、21はチャンバー、22はセブター、23はSi基板、24はゲートバルブ、25はガス導入管、26は排気ポンプ、27は高周波コイル、28は搬送装置である。従来の化合物半導体層のMOCVD成長装置を用いてGaAsエピタキシャル層を成長する場合、石英製のチャンバー21のセブター22の上にSi基板23をセットし、ガス導入管25からH<sub>2</sub>, AsH<sub>3</sub>, TMGを流量制御して導入し、排気ポンプ26によって排気し、高周波コイル27によってSi基板23を500~700°Cの範囲

の所定の温度に昇温して、Si基板23の上にGaAs層を成長する。なお、ゲートバルブ24を開閉し、搬送装置28によってSi基板23を搬送するようになってい

る。

10 【0121】ところが、GaAs層を成長する過程でセブターおよびチャンバー内壁のSi基板23の上部に堆積したGaAs成分が次のSi基板にGaAs層を成長する過程で蒸発して成長するGaAs層を汚染するという問題が生じた。そのため通常、GaAs層を成長する前に、水素雰囲気中で800~1000°C程度の温度で空焼きを行い、セブター周辺部に堆積したGaAsを除去するなどの対策を講じている。

【0122】ところが、水素雰囲気中で空焼きを行ってもGaAs成分は充分に蒸発せず、GaAs層の成長を

20 重ねることにGaAsの堆積物が大きくなつてセブターおよびチャンバー内壁のSi基板上部に残留し、最終的にはGaAs層を成長するSi基板上に落下してGaAs層を汚染し、その層に半導体素子を形成する上で大きな障害になることがわかった。この実施例のヘテロエピタキシャル成長方法は、前記の空焼きを、酸素を含む雰囲気、例えば、アルゴン-酸素雰囲気中で行うこととする。この実施例によると、セブターおよびチャンバー内壁のSi基板上部の残留GaAs成分は酸化ガリウムとなって容易に蒸発し、GaAsエピタキシャル基板の汚染は著しく改善される。この実施例のヘテロエピタキシャル成長方法において、GaAs層を成長する場合を説明する。

【0123】図18に示されたMOCVD装置のセブター22の上にSi基板23をセットしてGaAs層を成長する。GaAs層の成長条件は下記の通りである。

管内圧力	7.6 Torr
温度	650°C
H <sub>2</sub>	12 s l m
TMG (15°C)	14 s c cm
AsH <sub>3</sub>	0.10 s l m
成長レート	710 Å/min
膜厚	3.0 μm

【0124】従来のGaAs層を成長する場合は、一回GaAs層を成長することにアルゴンと水素の雰囲気中で1000°Cに加熱して1時間程アニールしていた。ところが、この実施例では、水素の代わりにアルゴン-酸素雰囲気を用いてアニールした。

【0125】従来の方法とこの実施例のヘテロエピタキシャル成長方法を用いた場合の3インチGaAsエピタキシャル基板表面を光学顕微鏡で観察して得られたゴミ

の数は次のとおりであるが、Si基板周辺部からの汚染が減少したことがわかる。

従来のもの 200~300 (個/3インチ基板)

本発明のもの 30~40 (個/3インチ基板)

この実施例におけるGaAs層のエピタキシャル成長方法は、MOCVD装置あるいはMBE装置を用いて行うことができる。また、この実施例のエピタキシャル成長方法は、GaAs, AlAs, InAs, GaP, AlP, InPおよびこれらの混晶の層にも同様に適用することができる。

#### [0126]

【発明の効果】以上説明したように、本発明によると、ピットが少なく、かつ、表面平坦性がよく、キャリア濃度が低い化合物半導体ヘテロエピタキシャル層を表面に有する成長用基板を提供することができ、化合物半導体を用いた高速半導体装置の実用化に寄与するところが大きい。

#### 【図面の簡単な説明】

【図1】第1実施例によって成長したGaAsヘテロエピタキシャル層の構成説明図である。

【図2】第1実施例のGaAsヘテロエピタキシャル成長方法の成長温度プロファイルである。

【図3】従来と第1実施例の成長方法によるGaAsエピタキシャル層の表面の顕微鏡写真で、(A)は従来のMOCVDによって成長した場合の、(B)は第1実施例成長方法によって成長した場合の表面を示している。

【図4】従来と第1実施例の成長方法によるGaAsエピタキシャル層の表面のピット数の比較図である。

【図5】従来と第1実施例の成長方法によるGaAsエピタキシャル層の表面の平坦性の比較図である。

【図6】第1実施例の成長方法によるGaAsエピタキシャル層の成長温度とピット数の関係図である。

【図7】第2実施例のGaAsヘテロエピタキシャル成長方法の成長温度プロファイルである。

【図8】従来と第2実施例の成長方法によるGaAsエピタキシャル層の状態の比較図で、(A)は表面粗さ、(B)はピット密度を示している。

【図9】第3実施例の化合物半導体ヘテロエピタキシャル成長方法のアニール条件の説明図である。

【図10】第3実施例のアルシン分圧とGaAsエピタキシャル層の表面平坦性の関係図(1)である。

【図11】第3実施例のアルシン分圧とGaAsエピタキシャル層の表面平坦性の関係図(2)である。

【図12】反応管内圧力とGaAsエピタキシャル層の表面平坦性の関係図である。

【図13】第4実施例のGaAsエピタキシャル層の平坦性とバッファー層成長温度関係図で、(A)はピット密度、(B)は平坦性を示している。

【図14】第5実施例のヘテロエピタキシャル成長方法の工程説明図で、(A)~(C)は各工程を示している。

【図15】第5実施例のヘテロエピタキシャル成長方法によって成長したGaAs層表面の原子間力顕微鏡写真であり、(A)は従来の成長方法で成長した場合、(B)はこの実施例の成長方法で成長した場合を示している。

【図16】従来のアニール工程を有するGaAsヘテロエピタキシャル成長方法の成長温度プロファイル(1)である。

【図17】従来のアニール工程を有するGaAsヘテロエピタキシャル成長方法の成長温度プロファイル(2)である。

【図18】従来のアニール工程を有するGaAsヘテロエピタキシャル成長方法の成長温度プロファイル(3)である。


【図19】化合物半導体層のMOCVD成長装置の構成説明図である。

#### 【符号の説明】


- 1 Si基板
- 2 化合物半導体低温成長層
- 3 第1の化合物半導体エピタキシャル層
- 4 第2の化合物半導体エピタキシャル層
- 5 第3の化合物半導体エピタキシャル層
- 11 Si基板
- 12 GaAs低温成長層
- 13 GaAsエピタキシャル層
- 14 GaAsエピタキシャル層
- 21 チャンバー
- 22 サセプター
- 23 Si基板
- 24 ゲートバルブ
- 25 ガス導入管
- 26 排気ポンプ
- 27 高周波コイル
- 28 搬送装置

[図1]

第1実施例によって成長した  
GaAsヘテロエピタキシャル層の構成説明図



[図3]





ガラス基板

[図2]

[図5]


第1実施例のGaAsヘテロエピタキシャル  
成長方法の成長温度プロファイル

従来と第1実施例の成長方法による  
GaAsエピタキシャル層の  
表面の平坦性の比較図




[図4]

従来と第1実施例の成長方法による  
GaAsエピタキシャル層の  
表面のピット数の比較図




[図6]

第1実施例の成長方法による  
GaAsエピタキシャル層の  
成長温度とピット数の関係図




[図7]

第2実施例のGaAsヘテロエピタキシャル  
成長方法の成長温度プロファイル




[図8]

従来と第2実施例の成長方法による  
GaAsエピタキシャル層の状態の比較図




【図9】

第3実施例の化合物半導体  
ヘテロエピタキシャル成長方法の  
アニール条件の説明図




【図10】

第3実施例のアルシン分圧と  
GaAsエピタキシャル層の  
表面平坦性の関係図(1)




【図12】

反応管内圧力とGaAsエピタキシャル層の  
表面平坦性の関係図




【図16】


従来のアニール工程を有する  
GaAsヘテロエピタキシャル  
成長方法の成長温度プロファイル(1)



【図11】






【図13】




【図14】

第5実施例のヘテロエピタキシャル  
成長方法の工程説明図




【図15】




【図17】

従来のアニール工程を有する  
GaAsへテロエピタキシャル  
成長方法の成長温度プロファイル(2)




【図18】

従来のアニール工程を有する  
GaAsへテロエピタキシャル  
成長方法の成長温度プロファイル(3)



【図19】

化合物半導体層のMOCVD成長装置の構成説明図



## 【手続補正書】

【提出日】平成5年7月14日

## 【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】図3

【補正方法】変更

## 【補正内容】

【図3】従来と第1実施例の成長方法によるG a A sエピタキシャル層の表面の結晶構造の顕微鏡写真で、

(A)は従来のMOCVDによって成長した場合、

(B)はこの実施例の成長方法によって成長した場合の表面を示している。

## 【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】図15

【補正方法】変更

## 【補正内容】

【図15】第5実施例のヘテロエピタキシャル成長方法によって成長したG a A s層表面の結晶構造の原子間力顕微鏡写真であり、(A)は従来の成長方法で成長した場合、(B)はこの実施例の成長方法で成長した場合を示している。

## 【手続補正3】

【補正対象書類名】図面


【補正対象項目名】図3

【補正方法】変更

## \* 【補正内容】

## 【図3】

従来と第1実施例の成長方法による  
G a A sエピタキシャル層の結晶構造の顕微鏡写真



\*

## 【手続補正書】

【提出日】平成5年7月15日

## 【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0030

【補正方法】変更

## 【補正内容】

【0030】図3は、従来と第1実施例の成長方法によるG a A sエピタキシャル層の表面の結晶構造の顕微鏡写真で、(A)は従来のMOCVDによって成長した場合、(B)はこの実施例の成長方法によって成長した場合の表面を示している。これらの写真は、原子間力顕微鏡(AFM)写真である。図3(A)は従来のMOCVDによって成長したG a A s層の表面を示し、20個のピットが観察される。また、図3(B)は、この実施例の成長方法によるG a A s層の表面を示し、僅かに4個のピットが観察されるだけである。

## 【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0090

【補正方法】変更

## 【補正内容】

【0090】図15は、第5実施例の従来のヘテロエピタキシャル成長方法によって成長したG a A s層の表面の結晶構造の原子間力顕微鏡写真であり、(A)は従来の成長方法で成長した場合、(B)はこの実施例の成長方法で成長した場合を示している。図15(A)は、Si基板11の上にMOCVD等の成長方法によって、厚さ100ÅのG a A s低温成長層12を成長し、続いて厚さ3μmのG a A sエピタキシャル層13を成長し、その表面を約1μm研磨して平坦化した後に650°CでG a A sエピタキシャル層を成長した場合の表面を示しているが、表面上には多くのピットが存在していることがわかる。

フロントページの続き

(72) 発明者 恵下 隆  
神奈川県川崎市中原区上小田中1015番地  
富士通株式会社内